設(shè)計(jì)增加阻抗線(xiàn)路板的成本是否會(huì)增加？

　　1.布局

　　首先，要考慮PCB板尺寸大小。PCB板尺寸過(guò)大時(shí)，印制線(xiàn)條長(zhǎng)，阻抗增加，抗噪聲能力下降，成本也增加;過(guò)小，則散熱不好，且鄰近線(xiàn)條易受干擾。在確定PCB尺寸后.再確定特殊元件的位置。最后，根據(jù)線(xiàn)路的功能單元，對(duì)線(xiàn)路的全部元器件進(jìn)行布局。

　　在確定特殊元件的位置時(shí)要遵守以下原則：

　　(1)盡可能縮短高頻元器件之間的連線(xiàn)，設(shè)法減少它們的分布參數(shù)和相互間的電磁干擾。易受干擾的元器件不能相互挨得太近，輸入和輸出元件應(yīng)盡量遠(yuǎn)離。

　　(2)某些元器件或?qū)Ь€(xiàn)之間可能有較高的電位差，應(yīng)加大它們之間的距離，以免放電引出意外短路。帶高電壓的元器件應(yīng)盡量布置在調(diào)試時(shí)手不易觸及的地方。

　　(3)應(yīng)留出印制扳定位孔及固定支架所占用的位置。

　　根據(jù)電路的功能單元.對(duì)線(xiàn)路的全部元器件進(jìn)行布局時(shí)，要符合以下原則：

　　(1)按照線(xiàn)路的流程安排各個(gè)功能電路單元的位置，使布局便于信號(hào)流通，并使信號(hào)盡可能保持一致的方向。

　　(2)以每個(gè)功能電路的核心元件為中心，圍繞它來(lái)進(jìn)行布局。元器件應(yīng)均勻、整齊、緊湊地排列在PCB上.盡量減少和縮短各元器件之間的引線(xiàn)和連接。

　　(3)在高頻下工作的線(xiàn)路，要考慮元器件之間的分布參數(shù)。一般線(xiàn)路應(yīng)盡可能使元器件平行排列。這樣，不但美觀.而且裝焊容易.易于批量生產(chǎn)。

　　(4)位于線(xiàn)路板邊緣的元器件，離線(xiàn)路板邊緣一般不小于2mm。線(xiàn)路板的最佳形狀為矩形。長(zhǎng)寬比為3：2成4：3。線(xiàn)路板面尺寸大于200x150mm時(shí).應(yīng)考慮線(xiàn)路板所受的機(jī)械強(qiáng)度。

　　2.布線(xiàn)

　　布線(xiàn)的原則如下:

　　(1)輸入輸出端用的導(dǎo)線(xiàn)應(yīng)盡量避免相鄰平行。最好加線(xiàn)間地線(xiàn)，以免發(fā)生反饋藕合。

　　(2)印制攝導(dǎo)線(xiàn)的最小寬度主要由導(dǎo)線(xiàn)與絕緣基扳間的粘附強(qiáng)度和流過(guò)它們的電流值決定。

　　(3)印制導(dǎo)線(xiàn)拐彎處一般取圓弧形，而直角或夾角在高頻電路中會(huì)影響電氣性能。此外，盡量避免使用大面積銅箔，否則.長(zhǎng)時(shí)間受熱時(shí)，易發(fā)生銅箔膨脹和脫落現(xiàn)象。必須用大面積銅箔時(shí)，最好用柵格狀.這樣有利于排除銅箔與基板間粘合劑受熱產(chǎn)生的揮發(fā)性氣體。

　　3.焊盤(pán)

　　焊盤(pán)中心孔(直插式器件)要比器件引線(xiàn)直徑稍大一些。焊盤(pán)太大易形成虛焊。焊盤(pán)外徑D一般不小于(d+1.2)mm，其中d為引線(xiàn)孔徑。對(duì)高密度的數(shù)字電路，焊盤(pán)最小直徑可取(d+1.0)mm。

　　PCB板與線(xiàn)路抗干擾措施:

　　印制線(xiàn)路板的抗干擾設(shè)計(jì)與具體線(xiàn)路有著密切的關(guān)系，這里僅就PCB板抗干擾設(shè)計(jì)的幾項(xiàng)常用措施做一些說(shuō)明。

　　1.電源線(xiàn)設(shè)計(jì)

　　根據(jù)印制電路板電流的大小，盡量加租電源線(xiàn)寬度，減少環(huán)路電阻。同時(shí)、使電源線(xiàn)、地線(xiàn)的走向和數(shù)據(jù)傳遞的方向一致，這樣有助于增強(qiáng)抗噪聲能力。

　　2.地段設(shè)計(jì)

　　地線(xiàn)設(shè)計(jì)的原則是:

　　(1)數(shù)字地與模擬地分開(kāi)。若電路板上既有邏輯線(xiàn)路又有線(xiàn)性電線(xiàn)，應(yīng)使它們盡量分開(kāi)。低頻線(xiàn)路的地應(yīng)盡量采用單點(diǎn)并聯(lián)接地，實(shí)際布線(xiàn)有困難時(shí)可部分串聯(lián)后再并聯(lián)接地。高頻電路宜采用多點(diǎn)串聯(lián)接地，地線(xiàn)應(yīng)短而租，高頻元件周?chē)M量用柵格狀大面積地箔。

　　(2)接地線(xiàn)應(yīng)盡量加粗。若接地線(xiàn)用很紉的線(xiàn)條，則接地電位隨電流的變化而變化，使抗噪性能降低。因此應(yīng)將接地線(xiàn)加粗，使它能通過(guò)三倍于印制板上的允許電流。如有可能，接地線(xiàn)應(yīng)在2~3mm以上。

　　(3)接地線(xiàn)構(gòu)成閉環(huán)路。只由數(shù)字線(xiàn)路組成的印制板，其接地線(xiàn)路布成團(tuán)環(huán)路大多能提高抗噪聲能力。

　　4.退藕電容配置

　　PCB設(shè)計(jì)的常規(guī)做法之一是在印制板的各個(gè)關(guān)鍵部位配置適當(dāng)?shù)耐伺弘娙?。退藕電容的一般配置原則是：

　　(1)電源輸入端跨接10~100uf的電解電容器。如有可能，接100uF以上的更好。

　　(2)原則上每個(gè)集成電路芯片都應(yīng)布置一個(gè)0.01uf~0.1uf的瓷片電容，如遇印制板空隙不夠，可每4~8個(gè)芯片布置一個(gè)1~10pF的但電容。

　　(3)對(duì)于抗噪能力弱、關(guān)斷時(shí)電源變化大的器件，如RAM、ROM存儲(chǔ)器件，應(yīng)在芯片的電源線(xiàn)和地線(xiàn)之間直接接入退藕電容。

　　5.過(guò)孔設(shè)計(jì)

　　在高速PCB 設(shè)計(jì)中，看似簡(jiǎn)單的過(guò)孔也往往會(huì)給線(xiàn)路的設(shè)計(jì)帶來(lái)很大的負(fù)面效應(yīng)，為了減小過(guò)孔的寄生效應(yīng)帶來(lái)的不利影響，在設(shè)計(jì)中可以盡量做到

　　(1)從成本和信號(hào)質(zhì)量?jī)煞矫鎭?lái)考慮，選擇合理尺寸的過(guò)孔大小。例如對(duì)6- 10 層的內(nèi)存模塊PCB 設(shè)計(jì)來(lái)說(shuō)，選用10/20mil(鉆孔/焊盤(pán))的過(guò)孔較好，對(duì)于一些高密度的小尺寸的板子，也可以嘗試使用8/18Mil 的過(guò)孔。在目前技術(shù)條件下，很難使用更小尺寸的過(guò)孔了(當(dāng)孔的深度超過(guò)鉆孔直徑的6 倍時(shí)，就無(wú)法保證孔壁能均勻鍍銅);對(duì)于電源或地線(xiàn)的過(guò)孔則可以考慮使用較大尺寸，以減小阻抗.

　　(2)PCB 板上的信號(hào)走線(xiàn)盡量不換層，即盡量不要使用不必要的過(guò)孔.

　　(3)電源和地的管腳要就近打過(guò)孔，過(guò)孔和管腳之間的引線(xiàn)越短越好

　　(4)在信號(hào)換層的過(guò)孔附近放置一些接地的過(guò)孔，以便為信號(hào)提供最近的回路。甚至可以在PCB 板上大量放置一些多余的接地過(guò)孔.

　　6.降低噪聲與電磁干擾的一些經(jīng)驗(yàn)

　　(1)能用低速芯片就不用高速的，高速芯片用在關(guān)鍵地方

　　(2)可用串一個(gè)電阻的方法，降低控制電路上下沿跳變速率。

　　(3)盡量為繼電器等提供某種形式的阻尼，如RC 設(shè)置電流阻尼

　　(4)使用滿(mǎn)足系統(tǒng)要求的最低頻率時(shí)鐘。

　　(5)時(shí)鐘應(yīng)盡量靠近到用該時(shí)鐘的器件，石英晶體振蕩器的外殼要接地,用地線(xiàn)將時(shí)鐘區(qū)圈起來(lái)，時(shí)鐘線(xiàn)盡量短,石英晶體下面以及對(duì)噪聲敏感的器件下面不要走線(xiàn)。時(shí)鐘、總線(xiàn)、片選信號(hào)要遠(yuǎn)離I/O 線(xiàn)和接插件,時(shí)鐘線(xiàn)垂直于I/O 線(xiàn)比平行于I/O 線(xiàn)干擾小.

　　(6)閑置不用的門(mén)電路輸入端不要懸空，閑置不用的運(yùn)放正輸入端接地，負(fù)輸入端接輸出端。